

### **PATENT ABSTRACTS OF JAPAN**

(11) Publication number: 06037038 A

(43) Date of publication of application: 10.02.94

(51) Int. CI

H01L 21/28 H01L 21/28 H01L 21/90

(21) Application number: 04188136

(22) Date of filing: 15.07.92

(71) Applicant:

**NIPPON TELEGR & TELEPH** 

CORP <NTT>

(72) Inventor:

AWAYA NOBUYOSHI ARITA MUTSUNOBU


# (54) MANUFACTURING FOR SEMICONDUCTOR DEVICE

### (57) Abstract:

PURPOSE: To prevent a selective breakage caused by a generated core in an insulating film and improve accuracy in semiconductor device, by supplying an acetylacetone derivative gas to form an inactivated surface of exposed copper, and a hydrogen gas to chemically reduce a surface natural oxide film at a bottom part in a via hole.

CONSTITUTION: A first-layer wiring comprises a copper part 204 put between adhesion improving metals 203 and 205 on an insulating film 202 formed on a semiconductor substrate, on which a transistor forming step has been completed. An interlayer insulating film 206 is deposited and a via hole 207 is formed by manufacturing so that a copper part is exposed. A sample is put in a chemical vapor phase growth system. After a vacuum discharging step, an acetylacetone derivative is supplied and its displacement volume is adjusted. Then, the supply is stopped and a hydrogen gas is supplied to reduce the natural oxide film on the copper, and a selective CVD step is carried out to fill the via hole with a copper 208. Moreover, a second-layer metallic

wiring made of metallic parts 209, 210, and 211 is formed in the same structure as the first-layer wiring.



# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平6-37038

(43)公開日 平成6年(1994)2月10日

(51)Int.Cl.<sup>5</sup>.

識別記号

庁内整理番号

技術表示箇所

H01L 21/28

3 0 1 Z 9055-4M

9055-4M

B 9055-4M

21/90

A 7514-4M

審査請求 未請求 請求項の数2(全 4 頁)

(21)出願番号

特願平4-188136

(22)出願日

平成 4年(1992) 7月15日

(71)出願人 000004226

FI

日本電信電話株式会社

東京都千代田区内幸町一丁目1番6号

(72)発明者 粟屋 信義

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

(72)発明者 有田 睦信

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内


(74)代理人 弁理士 谷 義一 (外1名)

# (54)【発明の名称】 半導体装置の製造方法

## (57)【要約】

【目的】 銅を配線主材料として用い、かつ層間絶縁膜 と銅との密着性向上のための中間金属層を有する半導体 の配線形成工程において、選択性を充分に維持しつつ、 自然酸化膜が除去されたピア底面の銅の上に銅の選択成 長を行うことができ、形状的、かつ電気的に制御性のよ いピアホール埋め込みを実現する。

【構成】 ピア底面に銅を露出した後、化学気相成長装 置内でアセチルアセトン誘導体のガスを導入し、絶縁膜 表面を不活性化した後に、水素を導入して銅の表面の自 然酸化膜を還元するという一連の工程を、銅の選択成長 反応の前に行う。



#### 【特許請求の範囲】

【請求項1】 銅を配線主材料として用いる半導体装置の配線形成工程において、第1層金属配線上の層間絶縁膜にピアホールを開孔して第1層配線の鋼を露出した試料を、水酸基またはケトン基とフッ素化アルキル基を有する気相の有機物にさらす第1の前処理工程と、水素ガスにより露出した銅の自然酸化膜を還元する第2の前処理工程とを経た後、化学気相成長法による銅の選択成長を行って前記ピアホールの埋め込みを行うことを特徴とする半導体装置の製造方法。

【請求項2】 前記水酸基とフッ素化アルキル基を有する気相の有機物としてフッ素を含むアセチルアセトン誘導体を用いることを特徴とする請求項1に記載の半導体装置の製造方法。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路の配線 用に適した金属の薄膜の成長方法に関するものである。

[0002]

【従来の技術】シリコン半導体集積回路において、アルミニウムに代わる配線材料として、電気抵抗が低く、マイグレーション耐性を有する飼が注目されている。本発明者等は既に特願昭63-124006号、特願昭63-326063号、およびこれらを基礎とした特開平2-256238号(特願平1-124445号)において、シリコン酸化膜等をマスクにして、金属上のみに選択的に銅を化学気相成長させてコンタクトホールおよびスルーホールを充填する技術を提案している。

【0003】この選択成長の要点は、銅の有機錯体また 有機金属からなる原料を加熱して蒸発させ、水素と共に 反応室に送り、金属もしくは金属シリサイドからなる第 1の材料および酸化膜もしくは窒化膜からなる第2の材料を表面に有する基板を原料のガスの分解温度以上に加 熱し、蒸発ガスをその分解温度より低い温度に保ったま ま加熱された基板上に還元ガスと共に供給し、銅を第1 の材料の表面上のみに選択的に成長させるものである。

【0004】また、特願平2-56586号は原料に水 蒸気等を添加することで堆積速度を増加させたもので、 さらに特開平3-267902号(特願平2-1794 66号)は、特にピアホールの底面の金属中間層を除去 し、銅を露出させ、銅表面の自然酸化膜が反応雰囲気中 の水素で容易に選元されることを利用して、その上に上 述の選択成長法でピアホール充填させることで、低抵抗 のピア埋め込みを実現する方法である。

## [0005]

【発明が解決しようとする課題】上に述べた方法でピア 底部に銅を露出して銅の選択成長を行う場合、反応ガス と水素は同時に導入することで、底面の銅の自然酸化膜 の還元と銅の成長は同時に進むため、還元が不十分にな る場合があり、膜の表面形状や、ピア抵抗に不良を生じ る恐れがある。反応ガスを導入する前に水素のみを導入して還元反応を充分に行えば、表面形状や、ピア抵抗の不良の発生は抑えることができるが、長時間の水素処理は、特にプラズマCVD等で形成した絶縁膜上に原料ガスの吸着点を発生させて選択性を低下させる。これらの現象は銅の選択成長技術を生産現場で使用する場合に歩留りの低下等の問題を起こす。

#### [0006]

【課題を解決するための手段】本発明は、これらの課題を鑑みてなされたもので、ピア底面に銅を酵出した後、化学気相成長装置内でアセチルアセトン誘導体のガスを導入し、絶縁膜表面を不活性化した後に、水素を導入して銅の表面の自然酸化膜を還元するという一連の工程を、銅の選択成長反応の前に行うことを特徴とする。

#### [0007]

【作用】本発明を用いることで、選択性を充分に維持しつつ、ピアの底面の自然酸化膜が除去された銅の上に銅の選択成長を行うことができ、形状的、かつ電気的に制御性の良いピアホール埋め込みを実現できる。

[0008]

【実施例】以下、実施例によって本発明を説明する。

【0009】堆積装置としては特願平2-56586号において示したものと同じ銅CVD装置を用いた。図1に装置の概略を示す。反応室101は排気孔102を通して図示しない排気系により排気可能である。試料基板104を板ばね105で保持する基板ホルダ103が反応室101内に設けられている。ヒータ106が基板ホルダ103に内蔵され、基板104を所定の温度に加熱できる。

【0010】銅の有機錯体または有機金属化合物からなる原料108を収納する原料容器107が反応室101の外部に設置されている。反応室101内において基板ホルダ103と対向するガス噴射板109がパイプ110およびパルブ111を介して原料容器107に連結されている。ガス噴射板109には多数の微細なガス噴射孔112が設けられている。

【0011】原料容器107, パイプ110およびパルプ111をヒータ113によって所定の温度に加熱することができ、一方、ガス噴射板109を内蔵されているヒータ114によって所定の温度に加熱することができる。

【0012】還元性のキャリアガスとして水素がマスフローコントローラ117により、必要に応じて水蒸気がマスフローコントローラ118により、また本発明の特徴であるアセチルアセトン誘導体がマスフローコントローラ119で、それぞれ制御され、バルブ120によりバイプ115を通って原料容器107内に導入されるか、バルブ121,バイプ122を通して直接反応室に送られる。

【0013】一連の堆積の前処理は、パイプ122を通

して導入されたガスにより行われ、堆積反応は、パイプ 115を通ったガスと原料容器内で加熱、蒸発した原料 ガスが反応室101に導入されて行われる。

【0014】出発原料としては、ビスヘキサフロロアセチルアセトナト銅等の銅のペータジケトナトが使用される。

【0015】なお、図中、116はシーリング用O-リングである。

【0016】(実施例1)本発明による多層配線ピア埋め込みの工程を図2に示す。

【0017】トランジスタ製造工程を終えた半導体基板201上の絶縁膜202の上に密着性向上のための金属(例えば、タングステン、窒化チタン、タンタル)203、205でサンドイッチ構造になった銅204よりなる第1層配線を形成した後、層間絶縁膜(例えばプラズマCVDで堆積したシリコン酸化膜)206を堆積する。層間絶縁膜206を加工してピアホール207を開孔し、銅を露出する(図2(a))。

【0018】次に、上に説明したような鯛の化学気相成長装置に本試料を導入し、真空排気した後、アセチルアセトン誘導体として例えばヘキサフロロアセチルアセトンを20cc/min導入し、排気量を調整することで、10Paから1000Paの圧力下で30秒以上の処理を行う。この時、試料の温度は、その後の鯛の堆積反応の温度である300℃から400℃程度で行うことがプロセスの時間を短縮する上で望ましい。

【0019】次に、アセチルアセトンガスの導入を停止し、水素を100cc/min程度導入し、圧力500 Paから2000Paの範囲で1分から10分の範囲で 銅の自然酸化膜の還元を行う。次に、すでに公知の鋼の 選択CVDを行いピアホールを銅208で充填する(図 2(b))。標準的な条件としては、原料温度を90℃ に設定し、水素100cc/minと水蒸気10cc/ minと共に原料を反応室に導入し、反応室の圧力20 00Pa,基板温度390℃で銅を堆積する。

【0020】さらに、第1の配線と同様の構造の第2層の金属配線209,210,211を形成する(図2(c))。

【0021】図3(a),(b),(c)に前処理無しで選択成長を行った場合、水素処理のみの前処理を行った場合、ヘキサフロロアセチルアセトン処理および水素処理を行った場合の走査電子顕微鏡写真を比較する。本発明による前処理を行った場合、前処理無しに比べて表面形状が、水素処理をした時に比べて選択性の点で優れる。

【0022】(実施例2)以上の表面処理において、表面処理材料としてヘキサフロロアセチルアセトンの他に、そのパーフロロアルキル基である $CF_3$  のかわりに  $C_2$   $F_5$  等に置き換えたアセチルアセトン誘導体においても、同様の効果を得られる。また、上記表面処理方法

は、ニッケル、コバルトのベータジケトナト化合物を水 素還元し、金属を堆積する際にも有効である。

#### [0023]

【発明の効果】以上のように、本発明を用いることにより、絶縁膜上の核発生による選択破れを防止しつつ、ピア底部の自然酸化膜の除去が可能になり、銅の選択成長のプロセスの信頼度を向上させ、LSI生産ラインにおける技術的および経済的に顕著な進歩をもたらすことができる。

#### 【図面の簡単な説明】

【図1】本発明に用いた装置の模式的断面図である。

【図2】本発明を適用したビアホール埋め込み法を説明 する工程図である。

【図3】本発明の処理法を入れた選択成長と従来法による選択成長を比較した走査電子顕微鏡写真であり、


(a) は前処理無しで選択成長を行った場合、(b) は 水素処理10分のみの前処理を行った場合、(c) はへ キサフロロアセチルアセトン処理および水素処理を行っ た場合の走査電子顕微鏡写真である。

# 【符号の説明】

- 101 反応室
- 102 排気孔
- 103 基板ホルダ
- 104 試料基板
- 105 板ばね
- 106 ヒータ
- 107 原料容器
- 108 原料
- 109 ガス噴射板
- 110 パイプ
- 111 パルプ
- 112 ガス噴射孔
- 113 ヒータ
- 114 ヒータ
- 115 パイプ
- 116 ローリング
- 117 水素マスフローコントローラ
- 118 水蒸気マスフローコントローラ
- 119 アセチルアセトン誘導体マスフローコントロー ラ
- 120 バルブ
- 121 バルブ
- 122 パイプ
- 201 半導体基板
- 202 絶縁膜
- 203 密着性向上のための金属
- 204 銅
- 205 密着性向上のための金属
- 206 層間絶縁膜
- 207 ピアホール

【図1】

【図3】







【図2】

